Alors que la technologie de l'intelligence artificielle (IA) continue de progresser, la demande pour des puces spécialisées en IA est en plein essor. Cette augmentation stimule notamment les avancées dans la technologie de la mémoire à haut débit (HBM) et les techniques d'emballage avancées, influençant profondément l'industrie des plaquettes de silicium.

Doris Hsu, présidente de GlobalWafers, a récemment souligné le rôle crucial des puces de mémoire HBM dans les applications d'IA. Les HBM3 et les prochains HBM4 nécessitent l'empilement de plusieurs couches, passant de 12 à 16 couches. Cet empilement nécessite une couche de plaquette de base sous la structure, ce qui augmente considérablement la consommation de plaquettes de silicium.

Des rapports indiquent une grave pénurie mondiale de HBM en plein essor de l'IA, les capacités de production des fabricants étant déjà épuisées pour cette année et la suivante. Pour répondre à la demande, d'importants investissements en capital sont réalisés pour étendre les capacités de production de HBM. Contrairement aux technologies de mémoire conventionnelles telles que la DDR5, les puces HBM nécessitent des plaquettes plus grandes - jusqu'à 35-45% plus grandes - ce qui, associé à des processus de fabrication complexes, donne un taux de rendement inférieur de 20-30% par rapport à la DDR5. Par conséquent, pour répondre à la demande de production de HBM, il faut une offre accrue de plaquettes de silicium.

Les innovations dans la technologie d'emballage avancée stimulent également la demande de plaquettes de silicium. Alors que l'emballage évolue vers des structures tridimensionnelles avec des processus révisés, la demande de plaquettes polies s'est intensifiée. Ce changement signifie que certaines méthodes d'emballage consomment maintenant le double du nombre de plaquettes par rapport aux technologies précédentes. Avec l'expansion prévue des capacités d'emballage avancées l'année prochaine, la demande de plaquettes de silicium augmentera en conséquence.

Une technologie d'emballage avancée importante qui gagne en popularité est le Chip on Wafer on Substrate (CoWoS). Cette technologie est très demandée, dépassant les capacités d'approvisionnement actuelles.

L'enquête de TrendForce souligne le rôle important de NVIDIA dans l'adoption de CoWoS, en particulier avec leur série B (GB200, B100, B200), qui devrait augmenter l'utilisation de CoWoS. Taiwan Semiconductor Manufacturing Company (TSMC) augmente également sa capacité de production annuelle de CoWoS pour 2024, visant une production mensuelle approchant 40 000 unités d'ici la fin de l'année - une augmentation de plus de 150% par rapport à 2023. Les plans pour 2025 indiquent un doublement potentiel de la capacité totale, NVIDIA étant censé stimuler plus de la moitié de cette demande.

Les experts de l'industrie notent que si les avancées dans les processus de semi-conducteurs ont historiquement réduit la taille des matrices et la consommation de plaquettes, le passage à l'emballage tridimensionnel axé sur l'IA inverse cette tendance. Cette évolution souligne l'importance croissante des plaquettes de silicium pour soutenir les technologies d'IA. Cependant, le développement de la HBM et des technologies d'emballage avancées impose des normes plus élevées en matière de qualité, de planéité et de pureté des plaquettes. Les fabricants s'adaptent donc pour répondre à ces exigences et s'aligner sur le paysage en constante évolution de l'IA.