À medida que a tecnologia de inteligência artificial (IA) continua a avançar, a demanda por chips especializados em IA está aumentando. Esse aumento está impulsionando significativamente o desenvolvimento da tecnologia de Memória de Alta Largura de Banda (HBM) e técnicas avançadas de embalagem, influenciando profundamente a indústria de wafers de silício.

Doris Hsu, presidente da GlobalWafers, destacou recentemente o papel crítico dos chips de memória HBM em aplicações de IA. O HBM3 e o próximo HBM4 exigem o empilhamento de várias camadas, aumentando de 12 para 16 camadas. Esse empilhamento requer uma camada de wafer de base sob a estrutura, aumentando significativamente o consumo de wafers de silício.

Relatórios indicam uma grave escassez global de HBM em meio ao boom da IA, com a capacidade de produção dos fabricantes já esgotada para este ano e o próximo. Para atender à demanda, estão sendo feitos investimentos substanciais para expandir as capacidades de produção de HBM. Ao contrário das tecnologias de memória convencionais, como o DDR5, os chips HBM exigem wafers maiores - até 35-45% maiores - o que, combinado com processos de fabricação complexos, resulta em uma taxa de rendimento 20-30% menor em comparação com o DDR5. Consequentemente, atender às demandas de produção de HBM requer um aumento no fornecimento de wafers de silício.

Inovações na tecnologia de embalagem avançada também impulsionam a demanda por wafers de silício. À medida que a embalagem evolui para estruturas tridimensionais com processos revisados, a necessidade de wafers polidos aumentou. Essa mudança significa que certos métodos de embalagem agora consomem o dobro do número de wafers em comparação com as tecnologias anteriores. Com as capacidades de embalagem avançada previstas para expandir no próximo ano, a demanda por wafers de silício aumentará de acordo.

Uma tecnologia de embalagem avançada proeminente que está ganhando tração é o Chip on Wafer on Substrate (CoWoS). Essa tecnologia está em alta demanda, superando as capacidades de fornecimento atuais.

A pesquisa da TrendForce destaca o papel significativo da NVIDIA na adoção do CoWoS, especialmente com sua série B (GB200, B100, B200), que está aumentando o uso do CoWoS. A Taiwan Semiconductor Manufacturing Company (TSMC) também está aumentando sua capacidade anual de produção de CoWoS para 2024, visando uma produção mensal de aproximadamente 40.000 unidades até o final do ano - um aumento de mais de 150% em relação a 2023. Os planos para 2025 indicam um potencial de duplicação da capacidade total, com a NVIDIA esperada para impulsionar mais da metade dessa demanda.

Especialistas do setor observam que, embora os avanços nos processos de semicondutores tenham historicamente reduzido o tamanho dos chips e o consumo de wafers, a mudança para embalagens tridimensionais impulsionadas pela IA está revertendo essa tendência. Essa evolução destaca a crescente importância dos wafers de silício no suporte às tecnologias de IA. No entanto, o desenvolvimento de tecnologias de HBM e embalagem avançada impõe padrões mais elevados de qualidade, planicidade e pureza dos wafers. Os fabricantes estão se adaptando para atender a essas demandas e se alinhar com o cenário em constante evolução da IA.