O aumento da procura por IA generativa, computação de alto desempenho (HPC) e GPUs avançadas está a desencadear um novo tipo de desafio na cadeia de abastecimento — não na fabricação de silício, mas no empacotamento avançado de chips. Especificamente, uma tecnologia chamada CoWoS (Chip-on-Wafer-on-Substrate), desenvolvida pela TSMC, está a enfrentar limites de capacidade que ameaçam atrasar o progresso em aplicações de computação de próxima geração.

O empacotamento avançado de computação refere-se ao processo complexo de combinar múltiplos chiplets ou dies — frequentemente de diferentes nós ou fornecedores — num único pacote de alto desempenho. Estes pacotes são críticos para o funcionamento de processadores de ponta usados em modelos de IA, infraestruturas cloud e sistemas autónomos.

A tecnologia CoWoS da TSMC permite a integração heterogénea, empilhando memória de alta largura de banda (HBM) e dies lógicos com densidade e eficiência extremas. No entanto, a fase de empacotamento tornou-se um grande gargalo. Ao contrário da fabricação de wafers, que recebeu investimentos massivos, a capacidade de empacotamento ficou para trás — criando o que os analistas chamam de “crise do empacotamento de computação”.

Principais desafios que aumentam a pressão sobre o empacotamento avançado incluem:

• Procura exponencial por chips de treino de IA (ex.: Nvidia H100/H200, AMD MI300)
• Disponibilidade limitada de interposers e substratos compatíveis com HBM
• Restrições térmicas e de fornecimento de energia em densidades ultra-altas
• Longos prazos de entrega e altas taxas de defeitos nos fluxos de trabalho de empacotamento 2.5D/3D

Grandes players como Nvidia, AMD e Intel estão a esforçar-se para garantir capacidade de empacotamento, com alguns até a explorar investimentos internos ou parcerias alternativas com foundries. Entretanto, especialistas em empacotamento avançado como ASE Technology e Amkor estão a expandir operações para satisfazer a procura global.

Para além do CoWoS, outros formatos avançados de empacotamento como FOWLP (Fan-Out Wafer Level Packaging), EMIB e 3D SoIC (System-on-Integrated-Chip) estão a ganhar atenção como alternativas escaláveis. Ainda assim, o CoWoS continua a ser o padrão de excelência para aplicações multi-die e de alta largura de banda, e as suas carências podem ter impacto em setores que dependem de IA generativa e computação em tempo real.

Observadores da indústria argumentam que o gargalo no empacotamento de chips destaca um ponto cego estratégico: enquanto as fábricas de wafers receberam milhares de milhões em investimentos sob os CHIPS Acts e programas similares, o empacotamento avançado não teve a mesma urgência ou financiamento — apesar de ser igualmente crítico para o desempenho dos semicondutores.

Para a indústria de empacotamento em geral, esta crise é um sinal: o empacotamento avançado não é apenas um processo final — é uma fronteira chave da inovação, que requer as suas próprias cadeias de abastecimento, ecossistemas de I&D e estratégias de investimento. Seja em semicondutores ou farmacêuticos, o papel do empacotamento no desempenho e escalabilidade do produto nunca foi tão central.